热门版块 ———
verilog实现I2C透传,作为主从机设备之间的传输通道,但是SDA信号在cpld的端口进行输入、输出状态切换的逻辑始终处理不好,有没有大佬能帮忙分析一下! ...
formality要读入一个svf文件,那conformal需要读入什么文件帮助LEC呢?试了用DC生成一个vsdc文件,但读进去并没有解决问题,一个可能是读的指令不对,又或者还需要发送什 ...
AG256SL100 CPLD是低成本的CPLD。这款瞬时启动、非易失性CPLD面向通用和低密度逻辑。逻辑密度为256个逻辑元件,采用LQFP-100封装。 ...
用Conformal做RTL和netlist的形式验证,对比结果有很多报不等的是DC综合被优化掉的,conformal没有识别出来这种优化,请问需要设置什么可以解决这个问题? ...
我做.sv矩阵乘法的时候,生成dump.vcd观察波形,输入是a,b输出是c,dump部分代码写的都一样,但是不知道为什么vcd波形里只有a和b没有c ...
请问我想在quartus II里面把编好的子函数封装成一个子文件,然后建立自己的调用库,这个该怎么弄?导出网表文件(qxp)吗?虽然能调用成功但是无法仿真实现功能 ...
RT 学习CAN 发现PL端可以有现成的IP核使用,我的lincense 只支持 AXI-CAN 的调试使用,生成不了bit流,求一个可以生成bit的lincense,十分感谢! ...
ALINX公司研发团队在疫情期间全部居家办公,研发工作有序推进,为了感谢所有客户对ALINX的支持,研发团队4名工程师在疫情期间规划了一部大型FPGA视频教程,主要针对XILINX ...
FPGA型号 : ALTERA的飓风4问题:由于我的使用特性,在某段时间内必须连续的读DDR2(1280次),且读取的相邻地址不同列,DDR时钟速度为200MHZ,控制器使用半速,用户接口ph ...
RT,求助自己做了一个PL核 获取时钟和数据 并输出 如何把数据传入DDR中,有现成的IP核还是有相关的教程吗开发工具 vivado 除了 使用Video In to AXI4-Stream 和 AXI Vide ...
基于kintex UltraScale XCKU060的双路QSFP+光纤PCIe 卡一、板卡概述 本板卡系北京太速科技自主研发,基于Xilinx UltraScale Kintex系列FPGA&nb ...
前言最近两年RISC-V很火,主要原因还是因为这个处理器是开源的。目前市面上也有有很多的书籍讲RISC-V的原理和架构。我学习RISC-V 主要还是从网络上下载的资料以及视频网 ...
自己在用FPGA调试AD9910这款芯片,目前已经调通关于AD9910的单频模式,在调试DRG模式的时候我才用的是非驻留高位斜坡,但是没有输出,请问有没有用过这款芯片的大佬指点一 ...
FPGA 按键控制1秒计数器的启动与停止来控制led[7:0],每当满一秒时,led[7:0]+1。编写程序后,对IO属性分配时,只有LED逻辑,缺少了key,clk这两个逻辑(如图),请问是什么 ...
出现的问题现象:我用带有rtl8211FD千兆phy芯片的zynq之间进行传输数据,但是测试出数据的延时较大,有一万多ns;但是和其他千兆phy芯片进行数据传输时,数据时延就只有 ...
本帖最后由 jf_72064266 于 2022-6-12 11:40 编辑 高云半导体的开发板已经收到。第一时间,我们做一个开箱吧,看看高云COMBAT的开发板FPGA。下面就是上图吧从外边上 ...
需要1-2片EP4CE10芯片,有愿意交换的学友吗我提供STM32F207+EPM1270或STM32F103+EPM570或EPM1270的开发板需要双核程序的也可提供QQ:630607815 ...
和朋友开发了几个基于 FPGA 的高速存储 IP 核,考虑到工业相机等应用场合需要有文件系统以方便做数据管理,所以将 NVMe 和 exFAT 两大IP核集成一起,可以实现将数据写入SSD ...
一个很简单的程序,编译的时候一直在显示在综合,一直在running. 卡在这一步无法进行下去。也没有错误提示。试过很多方法,包括换license, 试不同的软件版本,还是不行。 ...