硬件规范很多,但是很多朋友拿着《规范》仍然不会进行设计。
1、不知道先后关系,规范之间优先级搞不清。 规范是 “碎片化结论”,设计是 “系统化决策” 规范常以 “条款” 形式存在(如 “信号线间距≥3W”“地平面需完整”),但未说明:优先级,当 “高速信号换层” 与 “地平面分割” 冲突时,该保哪一个?(需结合信号速率、电源噪声等级决策);设计本质是在资源限制下(空间、成本、时间)做最优解,需要动态平衡多规范的优先级,而非机械套用。 我一般讲课或者写文章,都会以这样一个Buck电路作为实例,列一堆设计要求。 但是有的朋友在设计的时候,还是不知道如何兼顾这么多设计要点。 但是我们理解电源设计的的原理,我们就可以很清晰知道事情的“轻重缓急”。 我们首先要做的第一要务:降低“干扰源”——感性干扰源、容性干扰源,优先处理。
第一步,Buck电路的输入电容尽可能靠近上管和下管。 就是上图中描述的高频电流环要尽可能的小。 首先,我们需要找出不同拓扑的高频电流环路。如图所示,虚线的环路便是di/dt变化比较大的电流高频环路,可以看到BUCK电路,电流高频环路存在于输入电容和两个开关管(或者一个开关管和一个二极管)形成的闭合环路,而BOOST电路作为对偶拓扑,电流高频环路存在于输出电容和两个开关管。而SEPIC电路的电流高频环路存在于两个开关管和两个电容形成的环路中,如图所示。 可以看到高频电流环路存在于开关管和连接开关管的电容形成的回路,因为电流变化最剧烈的通常在开关管之间,电流是在两个开关管之间切换,而通常电感由于电流不能突然变化,di/dt受到限制,而不是我们重点考察高频电路环路的部分。
图 几种拓扑的高频电流环路
找到高频电流环路后,我们需要抑制该噪声源引起的近场磁场。最有效的方式就是减少该环路的面积,通常电流大小需要满足功率输出的要求,不能随意减小。 对于高频电流环路来说,减小环路面积还要特别注意输入电容的放置,如图所示,将电容放置在芯片背面(减小了和开关管的距离),所测得噪声大小要远小于其他两种方式(电容放在侧面和用较长的引线连接电容)。
不同电容情况的辐射对比
随着先进封装的发展,更多的芯片将输入电容集成到芯片中,可以进一步减小高频环路的面积,以获得更好的EMC特性,如图所示。 芯片集成电容的辐射情况
第二步、足通流能力的情况下,功率路径的走线面积尽量小,特别是跳变的。 纯分享贴,有需要可以直接下载附件获取文档!
(如果内容有帮助可以关注、点赞、评论支持一下哦~)
|