完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
使用NI的 FPGA,开辟了一个1294*1040大小的DRAM,在60HZ帧频下按地址一个MCK一个地址的刷新DRAM中的数据,也就是每个地址刷新时间不到17微秒,一开始出现一个数据都写不进去,我通过实验发现DRAM刷新数据有延迟,这个是任何资料都没有写到的,我通过奇偶间隔刷新方式解决了,但连续刷新数据超过54个时钟整个DRAM就会出现整体错位情况,请问DRAM还有什么特性我不知道会导致此现象?
|
|
相关推荐
3个回答
|
|
是不是 线连错了!!!!!!!!!!!
|
|
|
|
已经解决了,知道原因了,已经解决了,知道原因了,
|
|
|
|
评论功能暂时关闭~
小黑屋| 手机版| Archiver| 电子发烧友 ( 粤ICP备14022951号 )
GMT+8, 2023-7-13 03:37 , Processed in 0.772220 second(s), Total 97, Slave 80 queries .
Powered by 电子发烧友网
© 2015 www.ws-dc.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:粤 B2-20160233 工商网监 粤ICP备 14022951 号