电子发烧友论坛|
在每个DFF的Q端做create_generated_clock
1.If the gated clock and it is the clock source for another circuits. Used the clock_generated_clock for the timing constraint 2. If not the case of the item one, used the create_clock for the constraint |
|
|
|
|
|
不会同时翻转，带来的好处：
1-时序上消除毛刺，在异步交互中使用 2-功耗上，同时翻转的小，减少动态功耗 3-对PAD设计来说，减少计算SSO时同时翻转数，降低对PG pad要求 4-对总线布线来说，不同时翻转，抑制串扰更容易，时序易达到 |
|
|
|
|
|
在OCV中，随级数增加，derate不变
在OCV中，公共路径的derate也会被CRPR去掉 OCV中，随着级数的增加，derate不变。但是这样time会很难满足，因为OCV本身的影响已经很严重了。 所以出现了AOCV，随着级数的增加，derate减小，这样可以让time更容易满足 在ocv中，如果设derate是1%，那么对于3级buffer链的derate值就是： 1%d+1%d+1%d=1%3d(每个buffer的延迟是d); 在aocv中，同样1%的derate，多级cell会对derate乘一个小于1的修正系数r，那么对于3级buffer链的derate值就是： 1%d+1%dr+1%drr=1%*d(1+r+r^2)<1%*3d 也就是说，随着深度增加，derate值在减小。 |
|
|
|
|
|
因为顶层金属通常比较厚，可以通过较大的电流
1.高层更适合globalrouting.低层使用率比较高，用来做power的话会占用一些有用的资源， 比如std cell 通常是m1 Pin 。 2. EM能力不一样，一般顶层是低层的2~3倍。更适合电源布线。 3.一般ip占用的层次都靠近下几层，如果上层没有被禁止routing的话，top layer 可以穿越，低层是不可能的，并且高层对下层的noise影响也小很多。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
/6 
1408
评论
淘帖
2914
