完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
需求是12bit,然后速度很慢,哪个架构面积最小呢?
请问一下怎么判断的呢,工艺用的.18um? 但是SAR做电容阵列的话,面积会变大挺多的,这个会不会导致比SDM大呢?还有想请问一下,在.18um工艺不校准的情况下,12bit SAR的SNR大概能做到多少呢? |
|
相关推荐
5个回答
|
|
必然SAR ADC。
|
|
|
|
SAR vs. DT DSM 面积:
1. 电容: SAR 因为电荷重分配,其采样电容只有一个;DT DSM采样电容+积分电容+多级积分器,电容面积较大;满足kT/C的同等条件下,SAR在电容上一般更小; 2. 有源放大器:SAR里面一般而言,除了基准、输入buffer相关的部分(二者都有),主要有源部分在比较器(动态比较器可以没有);而DSM中需要多个运放、以及偏置,电流源产生等电路需要较多管子;所以有源电路DSM更多; 3. 数字逻辑:SAR中的数字逻辑主要是内部时钟电路和SAR逻辑控制;DSM ADC需要后端的decimation filter,面积也不小; 所以,从面积上SAR更具有优势。 |
|
|
|
12bit了你还用SAR啊,直接DSM啊,又是慢速的。
|
|
|
|
电容阵列因为走线是会略微大一些,取决于CDAC怎样设计。但总体面积也是比较小的。.18电容不较准,ENOB可以做到10bit左右,也看工艺的匹配。对精度有需求,可以考虑校准或者换DSM。
|
|
|
|
主要是得考虑一下面积,DSM加上数字部分可能面积挺大的,没做过,估不准。
|
|
|
|
只有小组成员才能发言,加入小组>>
690个成员聚集在这个小组
加入小组请问一下spectre19或spectre20做长时间仿真时出现error停止该如何解决?
2470浏览 5评论如图,图(b)到图(c) 转换的目的是什么,为什么就把MOS等效成电阻接地了,ro为啥不接地?
587浏览 5评论低电压设计的时候管子经常会在亚阈值区,管子处于亚阈值区的时候如何理解vdsat?
3180浏览 5评论怎么设置mos管的WPE Proximity Effect?
1178浏览 5评论小黑屋| 手机版| Archiver| 电子发烧友 ( 粤ICP备14022951号 )
GMT+8, 2023-4-13 18:32 , Processed in 0.664320 second(s), Total 126, Slave 107 queries .
Powered by 电子发烧友网
© 2015 www.ws-dc.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 深圳华秋电子有限公司
电子发烧友 (电路图) 粤公网安备 44030402000349 号 电信与信息服务业务经营许可证:粤 B2-20160233 工商网监 粤ICP备 14022951 号